- 确认芯片内部的电平转换，如果没有的话 压差可能导致时序不收敛
- AXI 总线outstanding的处理，可能没考虑
- delay太大导致buffer （vnne sram<-> vnne ddr）
- npu时序收敛
- AXI总线满载仿真